режиме системные сигналы управления вводом/выводом могут быть получены с
помощью логических элементов:
При работе микропроцессора в максимальном режиме
системные комманды ввода/вывода вырабатывает
системный контроллер К1810ВГ88. Комманды ввода/вывода
реализуют 2 типа адрессации:
1) прямая адрессация, в этом случае код адресса порта указывается во
втором байте комманды. Этот вид адрессации обеспечивает обращение к
256 портам в/в;
2) косвенная адрессация, в этом случае вовтором байте комманды
указывается регистр DX и поскольку он 16-ти разрядный, то можно
организовать 65536 внешних устройств. При такой адрессации в/в под
адрессацию портов отводится один сегмент памяти. При втором способе
адрессации внешние устройства находятся в общем адрессном пространстве
с памятью. Поэтому в этом случае обращение к ним может быть выполнено
как к обычным ячейкам памяти. Длявыполнения операций в/в кроме комманд
IN и OUT могут быть использованы любые комманды пересылки. Второй
способ имеет большие функциональные возможности. В нем может быть
организована с помощью специальных комманд пересылка данных междк ЦП и
внешними устройствами, между внешними умтройствами и памятью.
Колличество подключаемых внешних устройств до 1Мб.
В прстейшем случае в минимальном режиме для обращения к
внешним устройствам могут быть использованы системные сигналы MEMR, MEMW,
которые получаются из сигналов МП WR и RD:
При обмене данными МП передает по ШД либо все слово (16 бит), либо младший
байт. Чтобы байт был передан за один цикл системной синхронизации нужно,
чтобы адресс внешнего устройства был четным. Также внешние устройства
должны подключаться к младшему байту ШД. Для идентификации раздельного
подключения внешних устройств к младшему либо старшему байту данных
используются сигналы А0 и BHE. Состояние этих сигналов указано в
таблице(см.ВМ86).
Подключение внешних устройств к системной магистрали.
При подключении внешних устройств возникает проблема согласования 8-
ми битной ШД внешнего устройства с 16-ти битной ШД микропроцессора. Данная
задача решается 2-мя способами:
1) внешнее устройство подключается либо к старшему, либо к младшему байту
ШД. Для идентификации внешнего устройства (CS) используются сигналы A0 и
BHE.
Второй способ заключается в преобразовании 16-ти разрядной шины данных в 8-
ми разрядную. Для этой цели можно использовать 2 регистра-защелки (К1810,
ИР82/Ир83).
Эта схема включения работает в режиме в/в с отображением на память.
Передаваемая и принимаемая информация может распределяться как по четным,
иак и по нечетным адресам. Длинна пересылки данных определяют сигналы А0 и
Программируемый парралельный интерфейс.
Микросхемы данного типа не входят в состав конкретных микропроцессор-
ных комплектов.
8225
Обычно для обмена данными используются 8 линий
порта А или порта B. Для выраьотки управляющих
сигналов обычно используется порт С. Режим работы
схемы определяется управляющим словом, которое
заносится в ее внутренний регистр при
инициализации системы. При этом допускается
прграммирование нескольких режимов работы:
- весь порт работает на вывод информации
- весь порт работает на ввод информации
- отдельные на ввод, отдельные на вывод.
Назначене линий :
D0-D7 - входы для подключения к резидентной или
системной шине.
A0,A1 - входы выбора порта
По скольку архитектура центрального процессора 16-ти разрядная, а
микросхема порта 8-ми разрядная возможны 2 варианта подключения данной
микросхемы. При передаче 8-ми разрядных данных интерфейс подключается к
младшему байту шины данных, а центральный процессор программируется на
вывод этого байта. Для передачи всего слова нужно использовать 2
контроллера.
Программируемый последовательный интерфейс.
Последовательный обмен данных регламентируется в стандарте RS232C.
Этот стандарт предусматривает для передачи информации 3 линии связи: общая,
линия передачи (ВА) и линия приема (ВВ). Протокол обмена данными имеет
следующий формат:
Функционально последовательный интерфейс реализуется на 2-х сдвигающих
регистрах:
Последовательный интерфейс может работать в синхронном и асинхронном
режиме. Синхронный режим подразумевает работу интерфейса приемника и
передатчика под управлением системного генератора.
-----------------------
NMI
INTR
CLK
RESET
READY
TEST
MN/MX
HOLD
HLDA
GND
Un
AD0
AD1
AD15
AD16/ST3
AD19/ST6
RD
WR
M/IO
DT/R
DEN
ALE
INTA
BHE/ST7
К1810ВМ86
ЦП2
ША
ШД
OE
T
STB
К1810ВА86
CS RD WR
RDY
CLR
A0-A19
УВВ
RAM
К1810ИР82
К1810ГФ84
К1810ВГ88
ST0
ST1
ST2
PT/R
M ROC
MW TC
AM WC
IORC
IOWC
AIOWC
память
ВГ88
ЦП1
ВМ86
DША
ВБ89
9
К ВБ89
ШУ
A19 –A0
ИР82
3шт
ВА86
2шт
1
CB
S0
S1
S2
IOB
AEN
CEN
MRDC
MWTC
AMWTC
PDEN
X1
X2
F/C
CSYNC
PCLK
OSC
RES
AEN1
AEN2
RDY1
RDY2
Uc
GRD
Приоритетный
контроллер
CBRQ
BCLK
BUSY
АШ3
BPRN BPRQ
BPRN
АШ2
АШ1
BPRQ
BPRQ BPRN
BA
INIT
LOCK
CRQ/
CR
RESB
ANYRQST
SYSB/RESB
BREQ
BPRO
АШ
СШИ
S0 AEN
S1 АШ
S2 IOB
ДШ
Приоритетный контроллер
Ведущий
ЦП
Ведомый ЦП
СШ
РШ
RQ/GT
PIC
IRQ0
IRQ1
…
IRQ7
A0
CS
D0
D1
D7
INT
CAS0
CAS1
CAS2
SP/END
CВ
INT (17)
А0 – А19
D0 – D15
CS2 ПЗУ
Ст. Мл.
CS1
D8-D15 D0-D7
&
A1 – A13
A14
MEMR
MEMW
BHE
R/W
CSH CSL
Сиг. упр
Массив
микросхем
Контроллер
ДША
Выбор ОЗУ
Выбор ПЗУ
А14
А15
выбор
СОМ
X0/DP2
X1/CLK
AL0
AL7
AH0
AH7
B0
B1/DP1
RD/S1
PCS
OUT0
OUT7
WE
CAS
RAS0
RAS1
RAS2
XACK
SACK
16 / 64
RAS3
MRTC
A19
A18
A17
БАНК0
A0-A7
RAS
D0-D7
D8-D15
БАНК1
БАНК2
БАНК3
IOR
IOW
ВУ1
СS
ВУ2
RG
ВУ
WR RD
OE T
D2
D3
D4
D5
D6
A1
A0-A15
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PB0
PB1
PB7
PC0
PC7
PPI
P
стоп
Хол.
Сост
Старт
бит
Сост.
Регистр сдвига
вывод
прием
Страницы: 1, 2, 3, 4
