сопроцессор;
RESET – сброс линии или начальная установка;
MWAIT – ожидание сигнала сопровождения процедуры обмена сопроцессора;
MDRQT – запрос режима прямого доступа к памяти у ЦП;
MDACK – подтверждение прямого доступа к памяти;
TDMA – сигнал завершения работы каналов прямого доступа к памяти;
MCLK – сигнал синхронизации для сопроцессора;
MPST – признак наличия модуля расширения, сопроцессора.
С помощью магистрали можно подключить 8 сопроцессоров со скоростью передачи
информации не более 10 Мбайт /с.
Магистраль связи BITBUS.
Последовательная управляющая магистраль предназначенная для передачи
информации в режиме синхронной передачи до 30 метров, в режиме асинхронной
передачи до нескольких километров. В режиме синхронной передачи скорость
может быть 500 Кбит/с либо 2,4 Мбит/с.
В режиме асинхронной передачи скорость может быть – 62,5 Кбит/с либо
375 Кбит/с.
Магистраль предназначена для регистрации локальных сетей. Физически
она представляет собой 9-ти канальный жгут проводов, имеющий функциональное
назначение.
DATA,*DATA – дифференцированная сигнальная пара – линия для передачи
данных.
DCLK / RTS, *DCLK / RTS – дифференциальная пара – сигнальная,
синхронизации управления.
GND, +12D – общая линия управления
ZGND – 3-е состояние
Обмен информацией по этой магистрали выполняется кадрами, которые
имеют следующий формат:
Параллельная системная магистраль.
Предназначена для подключения к центральному процессору для подключения
устройств (до 20-ти устройств).
Внешние прерывания бывают:
1) маскируемые, поступающие по входу INTR;
2) немаскируемые, поступающие по входу NMI. На запросы на немаскируемые
прерывания МП обрабатывает всегда независимо от состояния флага
прерывания;
Процедура обслуживания внешних прерываний выполняется с помощью
специального контроллера прерываний КР1810ВН59.
Микросхема представляет собой программируемый
контроллер прерываний позволяющий одновременно
обслуживать 8 внешних устройств. Может работать с
К1810 и К580. Функциональные возможности
микросхемы допускают каскадирование (можно
обслуживать до 64 внешних устройств).
IRQ0-IRQ7 – запросы на прерывания. Если
программируемым путем не произведено
перераспределение приоритетов, то IRQ –
маскируемый приоритет.
A0 – адрессный вход для подключения младшей линии
адреса.
СS – выбор микросхемы.
WR – запись информации в микросхему.
RD – чтение.
INTA – подтверждение прерывания.
D0–D7 – входы данных (для программирования микросхемы). Подключаются к
младшему байту шины данных.
INT – вход прерывания.
CAS0-CAS2 – входы для каскадирования микросхем.
Микросхема может работать в режимах программирования и режиме
обслуживания переферии. Режим программирования задается CS=0.
Схема подключения контроллера к системной шине.
Схема каскадирования.
Организация запоминающих устройств.
Для запоминания информации в цифровых схемах используется либо
триггер, либо конденсатор. В зависимости от типа запоминающего устройства
различают память SIMM и DIMM.
При подключении запоминающего устройства к системной шине нужно
организовывать передачу не только слов, но и отдельных файлов. Для
реализации этого блоки памяти обычно выполняются в виде 2-х банков. Младший
подключают к линиям данных D7-D0 и содержит байты с четными адресами. Для
выбора этого банка в микропроцессорной системе используется А0=0. Старший
байт D8-D15 – А0=1. При передаче байта данных его нужно переслать в ячейку
памяти с четными адресами. В этом случае цикл обмена данными составляет 1
период системной синхронизации. Вид пересылки данных по системной
магистрали определяет кроме сигнала А0 еще сигнал BHE. А0 совместно с BHE
образуют:
|A0 |BHE |Вид посылки |
|0 |1 |Мл. байт |
|1 |0 |Ст. байт |
Выработка сигналов А0 и BHE выполняется автоматически под действием
управляющей программы. Для упрощения схемы подключения при организации ПЗУ
следует учесть тот факт, что при чтении информации из запоминающего
устройства на шину данных всегда выставляется 2 байта данных, Селекцию
необходимой информации выполняет ЦП и выбирая нужную, помещает ее в свои
внутренние регистры. Следовательно сигналы А0 и BHE к ПЗУ можно не
подключать. При обращении к ОЗУ для выбора банка данных можно использовать
сигналы А0 и BHE. Обращения к ПЗУ стробируется сигналом МЕМR и MEMW.
Схема подключения:
Линия А14 используется для выбора блока ОЗУ либо ПЗУ. ПЗУ может быть
реализовано на 2-х микросхемах К573РФ4 (4096*16). Следовательно А13 –
используется как вход выборки кристаллов каждой микросхемы. ОЗУ – 8
микросхем К537РУ10(2048 *8).
Организация блоков памяти больших объемов.
Большие блоки памяти организуются в виде модулей (печатная плата), которых
может быть несколько. Каждый модуль может подключаться к системной либо
резидентной шине и имеет следующую внутреннюю организацию:
|RAS |CAS |W/R |D |Выход В |Режим работы |
|1 |1 |0 |0 | | Нет обращения |
|1 |0 |0 |0 |3-е состояние | |
|0 |1 |0 |0 | |Регенерация микр-мы |
|0 |0 |0 |0 | |Запись информации |
|0 |0 |1 |0 |0 или 1 |Чтение информации |
ДША – предусматривается для каждого блока памяти. Контроллер:
К1810ВТ02 (ВТ03). Совместно с микропроцессором используются микросхемы
динамической ОЗУ серии К565. Запись информации в микросхемы ОЗУ выполняется
в соответствии со следующей диаграммой:
1-й такт – записывается код адреса строки, которая стробируется сигналом
RAS, во втором такте записывается код адреса столбца сигналом CAS, а также
происходит процедура записи/чтения R/W. Такая двухсторонняя процедура
записи информации экономит адресные выходы микросхем ОЗУ.
Мультиплексирование адресных линий и двухступенчатая процедура обмена
позволила сэкономить количество выводов на микросхемах ОЗУ.
Способы дешифрации адреса.
Способ дешифрации адреса зависит от объемов ОЗУ и ПЗУ, количества и типа
устройств ввода/вывода. При проектировании микропроцессорной системы
используются следующие способы дешифрации адреса:
1) линейный выбор. Самый простой способ, не использующий логику
дешифрации адреса. Технически реализуется следующим образом: любая
линия ША используется как сигнал выборки кристаллов. Пример
реализации:
Способ используется при подключении малых объемов памяти. Недостатком
является большая потеря области адресного пространства;
2) дешифрация с помощью логического компаратора. Простой и очень гибкий
способ дешифрации адреса. В этом случае логический компаратор
устанавливается на каждую печатную плату, с помощью перемычек
устанавливается адрес каждой печатной платы. При совпадении кода
задаваемого перемычками с кодом установленном на соответствующих адресных
линиях, формируется сигнал выборки кристаллов. Технически логический
компаратор может быть выполнен на схемах совпадения.
3) дешифрация с помощью комбинаторной логики. В этом случае для
формирования сигналов выборки кристалла используется логические элементы:
Сигнал выборки кристалла формируется, если А14=1, а А15=0.
Данная схема позволяет оьратиться по адресам 4000 – 7FFF. Недостатком
является жесткая логика.
3) Дешифрация адреса с помощью дешифратора. В этом случае выбирается одна
из 2n возможных комбинационных входных сигналов, где n-количество
входов, подключенных к дешифратору.
Микросхема К1810ВТ3 – контроллер управления динамической памятью.
X0,X1- входы для подключения кварцевого
резонатора для выработки сигналов регенерации
памяти. Либо к X1 можно подключить CLK. AL0-AL7;
AH0-AH7 – адрессные входы для выборки ячейки
памяти внутри памяти.
WR,RD/S1 – сигналы системной записи/чтения.
B0,B1 – входы дешифратора (выборка банков
памяти).
PCS – вход выборки кристалла контроллера.
OUT0-OUT7 – мультиплексированные выходы выбора
адрессов строк и столбцов.
WE – сигнал считывания памяти.
CAS – RAS2 – сигналы управления микросхемами динамической памяти.
XACK – ответ памяти на сигналы обращения к ней.
SACK – готовность памяти.
Пример подключения управления динамической памятью объемом 512 Кбайт
показан на рисунке:
Обмен информацией с внешними устройствами.
1) организация ввода/вывода. Обмен информацией между микропрцессором и
внешними устройствами выполняется 2-мя способами: использование адресного
пространства в/в; использование общего с памятью адрессного пространства.
Техническая реализация 1-го способа предусматривает разделение всей
области адресного пространства на память и адреса внешних устройств. Обмен
данными между микропрцессором и внешними устройствами выполняется по
коммандам IN и OUT. Для аппаратной идентификации адрессного пространства
в/в используется сигнал M/IO=0. При работе микропроцессора в минимальном
Страницы: 1, 2, 3, 4
