В течение следующих восьми тактов происходит кодирование аналогового сигнала при условии, что он зафиксирован на входе АЦП.
На десятом такте код из регистра хранения переписывается в выходной регистр, после чего формируется сигнал готовности данных. Появление на выходе RAD сигнала логический 0 свидетельствует о смене информации в выходном регистре и ее хранении весь следующий цикл преобразования.
Для считывания информации необходимо подать на вход ERD сигнал логический 0.
Запуск АЦП считается устойчивым, если сигнал ST подается в течение одного периода тактовой частоты с момента начала очередного цикла (t = 1мкс).
К ТТЛ ЦИС микросхема К1108ПВ1А подключается без дополнительных устройств сопряжения.
Рис.3. ИС К1108ПВ1А
Назначение выводов ИС
1. Цифровой выход CP
2. Цифровой выход
3. Цифровой выход
4. Цифровой выход
5. Цифровой выход
6. Цифровой выход
7. Цифровой выход
8. Цифровой выход
9. Цифровой выход
10. Цифровой выход MP
11. Готовность данных RAD
12. Напряжение питания Ucc2
13. Укороченный цикл SE10/8
14. Общий (цифровая земля)
15. Напряжение питания Ucc2
16. Коррекция СУ EC1
17. Аналоговый вход UIRN
18. Внешний ИОН UREF
19. Коррекция ОУ ИОН FC2
20. Общий (аналоговая земля)
21. Напряжение питания Ucc1
22. Запуск ST
23. Тактовый вход CLK
Разрешение считывания ERD
Микросхема К1108ПВ1А имеет следующие характеристики
( Ucc1 = 5,25 В; Ucc1 = -5,25 В; U1вых 2,4 В; U0вых 0,4 В; Iпотр сс1 50 мА;
Iпотр сс2 130 мА; I0вх 2,5 мА; I1вх 0,4 мА; I0вых 3,2 мА; I1вых 0,1 мА; tздр 60 нс )
Потребляемая мощность микросхемы К1108ПВ1А равна:
Pпотр 850 мВт
2.4 Буфер FIFO
Преобразователь параллельного цифрового кода в последовательный код построен на базе микросхемы Hitachi MBF1250. Микросхема Hitachi MBF1250 - это буфер типа FIFO(First Input First Output) с размером матрицы 128Кx8 и, по сути дела представляет собой последовательно соединённые параллельные восьмиразрядные регистры сдвига. Микросхема работает в двух режимах: когда на входе управления появляется сигнал высокого уровня, он запускает первый генератор, систему управления АЦП, при этом происходит запись восьмиразрядных кодов из АЦП в буфер; во втором режиме, когда сигнал управления сообщает об отсутствии информации на входе АЦП, происходит остановка работы первого генератора и самого АЦП, при этом запускается второй генератор, синхронизирующий работу буфера, производящего выгрузку данных. Назначение выводов:
Рис.4. Буфер Hitachi MBF1250
1. Питание Ucc
2. Общий GND
3. Запись WR Вход D4
4. Тактовый вход C Вход D5
5. Вход D6
6. Вход D7
7. Разрешение на чтение
8. Прямой выход Q7
9. Вход D0
10. Вход D1
11. Вход D2
12. Вход D3
13. Вход D4
14. Вход D5
15. Вход D6
16. Вход D7
19. Задержка такта DE
20. Последовательный вход D
2.5 Генераторы тактовых импульсов
Рис.5. ГТИ
ГТИ мы построили на базе ИС КР531ГГ1, которая представляет собой два независимых генератора. Если на вход U подать высокий уровень, а на DU низкий, то для фиксации частоты потребуется подсоединить между входами Свн внешний элемент-конденсатор. На выходах мультивибраторов получается меандр с частотой:
F0=0,0005/Cвн
Если на вход EI подать напряжение высокого уровня, то это запретит работу генератора. Один генератор мы будем использовать для работы АЦП и загрузке буфера, а другой при разгрузке буфера. Причём G1 работает с частотой 1МГц>Свн1=0,0005/1МГц=500пФ, а G2 работает с частотой 200кГц>Свн2=0,0005/200кГц=2500пФ.
2.6 Счетчик импульсов
Используем микросхему К555ИЕ9 (DD7) четырехразрядный двоично-десятичный счетчик с асинхронным сбросом, дешифрующим счетным выходом, с возможностью асинхронной установки в произвольное состояние от нуля до девяти.
Данный счетчик является составной частью системы управления АЦП и преобразователя параллельного кода в последовательный. Его задача состоит в счете от 0 до 9, преобразование последовательности тактовых импульсов в параллельный четырехразрядный код, для последующего преобразования его ТТЛ логикой в сигналы управления.
Тактовые импульсы подаются с генератора на вход С. Он работает по переднему фронту входного импульса (01). Так как счетчик работает постоянно, то нас не интересует какое значение установится при его запуске, т.е. предварительный сброс счетчика в ноль не требуется, поэтому на вход R подадим потенциал высокого уровня.
Предварительная запись значения в счетчик по входам D1, D2, D3, D4 нас не интересует поэтому необходимо эти выводы микросхемы заземлить. Так как нет предварительной записи, то не требуется и вход разрешающий предварительную запись V2. На этот вывод подадим потенциал высокого уровня.
Вывод P2 выдает высокий уровень напряжения через каждые десять тактов, когда значение в счетчике равно девяти (Q1 = Q4 = 1 ; Q2 = Q3 = 0). В нашей схеме мы его не используем.
Вывод P1 используется для разрешения переноса импульса в следующий каскад (если соединяются несколько счетчиков последовательно). У нас только один счетчик поэтому на вывод P1 должно постоянно подаваться напряжение высокого уровня. На вход разрешения счета V1, в зависимости от режима работы АЦП, подаётся напряжение с сигнала управления. Высокий уровень разрешает работу счетчика, низкий блокирует. Выход R также подсоединяем к СУ. Низкий уровень обнулирует счетчик.
Выводы P1, V2 - подаем высокий уровень напряжения
Выводы D1, D2, D3, D4 - заземляем
Назначение выводов ИС К555ИЕ9
1. Вход “установка L” R
2. Вход синхронизации С
3. Вход информационный D1
4. Вход информационный D2
5. Вход информационный D3
6. Вход информационный D4
7. Вход разрешения счета V1
8. Общий GND
9. Вход разрешения предварительной записи V2
10. Вход разрешения переноса P1
11. Выход четвертого разряда Q4
12. Выход третьего разряда Q3
13. Выход второго разряда Q2
14. Выход первого разряда Q1
15. Выход переноса
16. Питание Ucc
Рис.6. ИС К555ИЕ9
Микросхема К555ИЕ9 имеет следующие характеристики
( Ucc = 5,25 В; U1вых 2,7 В; U0вых 0,5 В; Iпотр 31 мА; I0вх -0,4 мА; I1вх 0,02 мА;
I0вых 8 мА; I1вых -0,4 мА; tздр 39 нс )
Потребляемая мощность микросхемы К555ИЕ9 равна:
Pпотр = 162,75 мВт
2.7 Устройство управления на логических элементах
Четырехразрядный код с двоично-десятичного счетчика подается на логические элементы. Если код равен нулю, то срабатывает первый элемент “И” (DD3.1) и импульс подается на АЦП, на вход запуска ST. Так как с элемента “И” (DD3.1) импульс идет не инвертированный, то перед ST необходимо поставить инвертор - логический элемент “НЕ” (DD2.5).
Если на выходе счетчика появляется код равный девяти, то срабатывает второй элемент “И” (DD3.2). Подаем импульс с выхода “И” (DD3.2) сразу на пять входов элемента “И-НЕ” (DD4). Это совпадает с выходом на выводе RAD АЦП логического нуля. Инвертируем этот импульс элементом “НЕ” (DD2.6) и подаем на три оставшихся входа элемента “И-НЕ” (DD4). Инвертированный импульс подается сразу на два вывода, на вывод ERD считывания данных с АЦП и вывод записи WR регистра.
Рис.7. Устройство управления на логических элементах
Устройство управления на логических элементах содержит следующие микросхемы
К555ЛН1, К555ЛИ6, К555ЛА1
Назначение выводов ИС К555ЛН1
1. Вход данных
2. Выход данных
3. Вход данных
4. Выход данных
5. Вход данных
6. Выход данных
7. Общий GND
8. Выход данных
9. Вход данных
10. Выход данных
11. Вход данных
12. Выход данных
13. Вход данных
Питание Ucc
Рис.8. ИС К555ЛН1
Микросхема К555ЛН1 (инвертор) имеет следующие характеристики
( Ucc = 5,25 В; U1вых 2,7 В; U0вых 0,5 В; Iпотр 2,4 мА; I0вх -0,36 мА; I1вх 0,02 мА;
I0вых 8 мА; I1вых -0,4 мА; tздр 28 нс )
Потребляемая мощность для одного логического элемента “НЕ” равна:
Pпотр = 12,6 мВт
Суммарная потребляемая мощность микросхемы К555ЛН1 равна:
Pпотр сум = 75,6 мВт
Рис.9. ИС К555ЛИ6
Назначение выводов ИС К555ЛИ6
2. Вход данных
3. Выход данных
4. Вход данных
6. Не используется
10. Вход данных
11. Не используется
12. Вход данных
Микросхема К555ЛИ6 имеет следующие характеристики
I0вых 8 мА; I1вых -0,4 мА; tздр 24 нс )
Потребляемая мощность для одного логического элемента “И” равна:
Суммарная потребляемая мощность микросхемы К555ЛИ6 равна:
Pпотр сум = 25,2 мВт
Рис.10. ИС К555ЛА1
Назначение выводов ИС К555ЛА1
6. Вход данных
9. Не используется
10. Не используется
13. Не используется
14. Питание Ucc
Микросхема К555ЛА1 имеет следующие характеристики
( Ucc = 5,25 В; U1вых 2,7 В; U0вых 0,5 В; Iпотр 0,5 мА; I0вх -0,4 мА; I1вх 0,02 мА;
Потребляемая мощность микросхемы К555ЛА1 равна:
Pпотр = 2,625 мВт
Общая потребляемая мощность устройства управления на логических элементах равна:
Pпотр рез = 103,425 мВт
2.8 Буферный усилитель
Буферный усилитель построен на базе ИС К155ЛП4 и предназначен для усиления выходного последовательного кода с буфера.
Рис.11. ИС К155ЛП4.
3. Конструктивное исполнение системы
Все микросхемы и элементы системы преобразования и управления монтируются на стандартной печатной плате. В качестве материала для печатной платы используется фольгированный текстолит либо гетинакс.
Питание в виде +5,25 В, -5,25 В, +15 В, -15 В подаётся по разъёму XS1 ко всем микросхемам через конденсаторные фильтры для предохранения элементов от сгорания вследствие перепадов напряжения.
Микросхемы располагаются по координатной сетке с шагом, соответствующим шагу между выводами микросхем.
Для предотвращения окисления контактов, печатная плата покрывается нитролаком либо канифольным лаком.
4. Заключение
В результате проделанной работы мы получили высокоскоростной преобразователь аналогового сигнала в цифровой код. Были разработаны структурная и принципиальная схемы преобразователя, а так же системы управления преобразователя. Принципиальная схема содержит 10 микросхем, 1 операционный усилитель, 5 диодов, 9 резисторов, 7 конденсаторов. Все элементы являются хорошо распространенными и доступными для использования.
5. Библиографический список литературы
5. Аванесян Г.Р., Левшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник.-М.; Машиностроение, 1993.
6. Гусев В.Г., Гусев Ю.М. Электроника.-М.; Высшая школа, 1991.
7. Интегральные микросхемы: Справочник / Б.В.Тарабрин, Л.Ф.Лунин, Ю.Н. Смирнов и др.; Под ред. Б.В.Тарабрина.-М. Радио и связь, 1984.
8. Справочник по полупроводниковым диодам, транзисторам и интегральным схемам / Под ред. Н.Н.Горюнова.-М.; Энергия, 1977.
Страницы: 1, 2
